표면 부호

양자역학 계산물리 소프트웨어 마지막 수정: 2026-09-01 04:31:08

1. 개요[편집]

표면 부호 Surface Code
계열	2차원 위상적 CSS 안정자 부호
검사 무게	4 (경계에서 2) — 전부 최근접 이웃
파라미터	평면판 [[d²+(d−1)², 1, d]] · 회전판 [[d², 1, d]]
디코딩	최소 가중 완전 매칭 · 유니온–파인드 · 신경망
회로 수준 문턱	대략 0.5~1 %
약점	부호율 k/n → 0, T 게이트는 별도 공장

오류 정정 부호에 지형(topology)이 있다는 말이 처음엔 비유처럼 들린다. 그런데 정말로 논리 연산자가 격자를 가로지르는 길이고, 오류는 그 길을 끊으려는 구멍이다.

표면 부호(surface code)는 **2차원 격자 위에 물리 큐비트를 깔고 이웃한 네 개짜리 파울리 검사만으로 정의하는 위상적 안정자 부호**다. 키타예프의 토릭 부호(1997)를 평면으로 옮긴 것이며, 초전도 칩처럼 평면 위 최근접 이웃 연결밖에 없는 하드웨어에서 유일하게 현실적인 선택지로 남으면서 사실상의 업계 표준이 되었다.

양자 오류 정정 문서가 이 부호의 검사 정의와 문턱값 정리를 이미 다루므로, 여기서는 위상적 구조 · 경계와 논리 게이트 · 디코더 공학 · 자원 청구서를 본다.

2. 왜 위상적인가 — 애니온과 사슬[편집]

데이터 큐비트를 격자의 변에 두면 안정자는 꼭짓점 검사 $A_v=\prod_{e\ni v}X_e$ 와 면 검사 $B_p=\prod_{e\in\partial p}Z_e$ 둘뿐이다. $Z$ 오류 하나는 인접한 두 꼭짓점 검사를 $-1$ 로 켜고, 오류가 사슬로 이어지면 가운데 것들은 두 번 켜져서 상쇄되고 사슬의 양 끝에서만 켜진다. 신드롬은 사슬 자체가 아니라 사슬의 경계만 보여 준다.

이 여기저기 켜진 점들이 애니온이다. 꼭짓점 검사 위반은 전하형( $e$ ), 면 검사 위반은 자속형( $m$ )이라 부르고, 둘 다 자기 자신끼리는 보손처럼 굴지만 $e$ 를 $m$ 둘레로 한 바퀴 돌리면 상태에 $-1$ 이 붙는다. 이 상호 통계가 $\mathbb{Z}_2$ 위상 질서의 정체이고, 이 부호의 모든 좋은 성질이 여기서 나온다.

핵심 결론 두 줄.

오류 사슬은 끝점만 보인다. 같은 끝점을 갖는 두 사슬은 신드롬이 구별하지 못한다.
두 사슬의 차이가 수축 가능한 고리면 안정자라서 무해하고, 수축 불가능한 고리(토러스를 감거나 서로 다른 경계를 잇는 것)면 논리 연산자다.

즉 논리 오류란 “국소 오류가 격자를 관통하도록 줄지어 일어난 사건”이고, 그 확률이 $p^{\lceil d/2\rceil}$ 정도로 억제된다. 국소적 실수는 지역적으로 지워지고, 전역적 사건만 살아남는다 — 이게 위상적 보호라는 말의 정확한 뜻이다.

3. 경계, 그리고 큐비트 개수 세기[편집]

토러스는 실험실에 없다. 평면으로 잘라내면 잘린 자리에 두 종류의 경계가 생긴다. 한 종류에서는 $Z$ 사슬이 그냥 끝나도 신드롬이 안 켜지고, 다른 종류에서는 $X$ 사슬이 그렇다. 각 종류를 마주 보게 두 변씩 배치하면, 논리 $X$ 는 한 쌍의 경계를 잇는 사슬, 논리 $Z$ 는 다른 쌍을 잇는 사슬이 되고, 두 사슬은 격자 안에서 반드시 홀수 번 교차한다. 그래서 $X_LZ_L=-Z_LX_L$ 이 자동으로 성립한다. 논리 큐비트 하나가 이렇게 만들어진다.

평면판(planar): 데이터 큐비트 $d^2+(d-1)^2$ 개로 $[[d^2+(d-1)^2,\,1,\,d]]$ .
회전판(rotated): 격자를 45° 돌려 같은 거리를 $[[d^2,1,d]]$ 로 낸다. $d=7$ 이면 85개 대 49개 — 거의 절반이다.
토릭: 주기 경계에서 $[[2d^2,2,d]]$ . 논리 큐비트가 둘이지만 실물 하드웨어가 아니다.¹

여기에 신드롬 보조 큐비트가 데이터 개수만큼 더 붙으므로, 회전판 거리 $d$ 논리 큐비트 하나의 실제 칩 면적은 대략 $2d^2$ 다. $d=25$ 면 1250개. 논리 큐비트 하나에 물리 큐비트 천 개라는 자주 인용되는 숫자가 이 산수다.

4. 신드롬 추출 회로와 훅 오류[편집]

검사 하나는 보조 큐비트 하나 + CNOT 네 번 + 측정으로 잰다. 문제는 보조 큐비트가 회로 중간에 틀리면 그 오류가 남은 CNOT을 타고 데이터 큐비트 여러 개로 번진다는 것이다. 두 번째 CNOT 직전에 보조에 $X$ 가 걸리면 그 뒤의 데이터 큐비트 두 개가 동시에 오염된다. 이걸 훅 오류(hook error)라 부른다.

훅 오류는 물리 오류 하나인데 무게 둘짜리 데이터 오류를 만든다. 만약 그 두 개가 논리 연산자와 나란한 방향으로 놓이면, 논리 오류를 내는 데 필요한 물리 오류 수가 절반으로 줄어 유효 거리가 $d$ 에서 $d/2$ 로 떨어진다. 해법은 우아하다 — CNOT 순서를 잡을 때 훅 오류가 논리 연산자와 수직인 방향으로 눕도록 배치하면 된다. 그러면 훅은 거리를 깎지 않는다.

교과서에 “N 순서” 또는 “Z 순서”라고 그려진 그 도식이 이것이고, 순서 하나 바꿨을 뿐인데 문턱값이 두 배 차이 나는 이유다.² 표면 부호에서 회로 설계가 곧 부호 설계라는 사실을 보여 주는 가장 깔끔한 예다.

5. 문턱값 — 숫자를 인용하려면 잡음 모형을 붙여라[편집]

같은 부호의 문턱값이 문헌에서 0.5%부터 19%까지 돌아다닌다. 전부 맞는 숫자인데 재는 대상이 다르다.

잡음 모형	측정 오류	대략적 문턱
부호 용량, X/Z 독립	없음	MWPM 약 10%, 최적 약 11%
부호 용량, 탈분극	없음	MWPM 약 15%, 최적 약 19%
현상학적	있음 ( $q\approx p$ )	약 3%
회로 수준 (모든 게이트·측정에 오류)	있음	약 0.5~1%

하드웨어 목표치를 잡을 때 의미 있는 건 맨 아랫줄뿐이다. 부호 용량 문턱을 들고 와서 “물리 오류율 5%면 되겠네”라고 계획을 세우면 한 자릿수를 통째로 낙관하게 된다. 부호 용량 모형에서 문턱이 무작위 결합 이징 모형의 니시모리 선 위 상전이점과 일치한다는 것이 데니스·키타예프·란달·프레스킬(2002)의 결과이고, 통계역학이 오류 정정에 들어오는 통로다.

6. 논리 게이트 — 격자 수술[편집]

부호를 유지한 채 계산을 하려면 논리 게이트가 필요하다. 표면 부호에는 세 갈래가 있다.

횡단 게이트. 물리 큐비트마다 따로 걸어 논리 연산이 되는 것. 표면 부호에서 공짜인 건 논리 $X_L$ , $Z_L$ 과 아다마르(격자 전체 회전 + $H$ ), 그리고 두 패치 사이의 CNOT 정도다.
결함 땋기(braiding). 격자 안에 검사를 꺼서 구멍(결함)을 뚫고, 그 구멍을 시공간에서 서로 감아 돌리면 얽힘 게이트가 된다. 초창기 자원 산정 논문의 그림들이 전부 이 스파게티다.
격자 수술(lattice surgery). 지금의 주류. 두 패치를 인접시켜 경계에 새 검사를 켜서 합치면(merge) 논리 $Z_L\otimes Z_L$ 또는 $X_L\otimes X_L$ 이 측정되고, 다시 끄면(split) 분리된다. 이 합동 측정 두 번 + 보조 패치 하나면 논리 CNOT이 나온다.

격자 수술이 이긴 이유는 순전히 면적 때문이다. 땋기는 구멍이 지나갈 3차원 통로를 비워 둬야 해서 칩 면적을 크게 먹는데, 수술은 패치를 2차원 타일처럼 붙여 놓고 경계만 켜고 끈다. 논리 큐비트를 격자 위 직사각형 타일로, 게이트를 타일 사이 통로 예약으로 보는 컴파일러의 세계가 여기서 열린다 — 사실상 위상 최적화나 배치·배선 문제와 같은 종류의 조합 최적화다.

그리고 여기에 아무리 노력해도 $T$ 게이트는 안 나온다. 이스트–니일 정리가 막고 있고, 표면 부호는 클리퍼드만 값싸게 준다. 그래서 별도 공장이 필요하다.

7. 마법 상태 증류 — 청구서의 대부분[편집]

$T$ 게이트는 $|T\rangle=(|0\rangle+e^{i\pi/4}|1\rangle)/\sqrt2$ 라는 마법 상태를 소모해 게이트 순간이동으로 구현한다. 문제는 그 상태를 부호 안에서 결함허용하게 만들 방법이 없다는 것. 그래서 노이즈 낀 마법 상태 여러 개를 넣고 클리퍼드 연산만으로 걸러 더 깨끗한 하나를 뽑는다.

브라비–키타예프의 15-to-1 프로토콜이 원형이다. 리드–뮐러 계열 $[[15,1,3]]$ 부호를 써서 입력 15개로 출력 1개를 만들고, 오류율은

\varepsilon \;\longrightarrow\; 35\,\varepsilon^{3}

로 줄어든다. 3차 수렴이라 $10^{-3}$ 이 한 라운드에 $3.5\times10^{-8}$ 이 된다 — 좋아 보이지만 한 라운드에 15배다. 두 라운드 겹치면 225배. 이 증류 공장이 차지하는 면적과 시간이 결함허용 양자 컴퓨터 자원의 절반 이상을 먹는다는 것이 자원 산정 논문들의 공통된 결론이고, 그래서 알고리즘 최적화의 기준 척도가 CNOT 수가 아니라 T-count와 T-depth가 되었다.

숫자를 하나 붙이면 감이 온다. RSA-2048을 쇼어 알고리즘으로 깨는 자원 산정은 물리 오류율 $10^{-3}$ , 회전판 표면 부호, 증류 공장 포함으로 물리 큐비트 백만~수천만 개 규모에 실행 시간 수 시간에서 수일을 이야기한다. 논리 큐비트는 수천 개면 되는데 물리 큐비트가 그렇게 튀는 것은 $2d^2$ 배율과 증류 공장의 곱셈 때문이다. 이 숫자는 고정된 상수가 아니라 회로 최적화와 증류 프로토콜 개선에 따라 계속 내려가고 있어서, 인용할 때는 연도와 가정을 같이 적어야 한다.

8. 디코더 공학 — 정확도보다 처리량[편집]

신드롬을 오류 추정으로 바꾸는 고전 계산이 디코딩이다. 측정도 틀리므로 신드롬을 $d$ 라운드 반복해 공간 2차원 + 시간 1차원의 매칭 그래프를 만들고, 켜진 노드들을 짝지어 잇는다. 간선 가중치는 $-\log$ 확률로 잡아서 최소 가중 매칭이 곧 최대 우도 추정이 되게 한다.

MWPM. 에드먼즈의 블로섬 알고리즘이 다항 시간에 푼다. 정확도의 기준선이지만 느리다. 실무 구현(PyMatching 등)은 신드롬 그래프의 희소성과 국소성을 이용해 사실상 선형에 가깝게 돌린다.
유니온–파인드. 델포스–니커슨. 켜진 노드 주변의 클러스터를 동시에 부풀리다가 짝수 크기가 되면 멈추는 방식으로, 거의 선형 시간에 돈다. 문턱이 MWPM보다 조금 낮은 대신 압도적으로 빠르다.
믿음 전파 + 정렬 통계. 양자 저밀도 패리티 검사 부호에서 특히 중요하다. 축퇴 때문에 순수 BP가 잘 안 수렴해서 후처리를 붙인다.
신경망 디코더. 매칭이 버리는 상관(누설, 크로스토크, $Y$ 오류)까지 데이터에서 배운다. 실측 신드롬으로 학습한 디코더가 MWPM을 넘어선 보고가 2024년에 나왔다.

여기서 이 바닥 특유의 하드 제약이 나온다. 초전도 하드웨어의 신드롬 한 라운드는 대략 $1\,\mu\mathrm{s}$ 다. 디코더가 그보다 느리면 처리 못 한 신드롬이 쌓이고, 백로그는 선형이 아니라 지수적으로 밀린다 — 밀린 만큼 큐비트를 더 오래 살려 둬야 하고 그동안 신드롬은 계속 나오기 때문이다. 그래서 실시간 디코더는 FPGA·ASIC으로 내려가고, 정확도를 조금 버리더라도 마감을 지키는 쪽이 이긴다. 60년 전 조합최적화 알고리즘이 밀리초 마감이 걸린 임베디드 시스템에서 돌게 된 셈이다.³

9. 실측, 그리고 대안[편집]

원리 검증 단계는 지났다. 표면 부호를 거리 3 → 5 → 7 로 키우며 논리 오류율이 계단마다 줄어드는 것, 즉 $\Lambda=p_L(d)/p_L(d+2)>1$ 이 실험으로 확인됐다. 2024년 구글의 105큐비트 칩 보고가 $d=7$ 에서 $\Lambda\approx 2.1$ 수준, 라운드당 논리 오류율 $0.1\%$ 대를 냈고, 논리 큐비트의 수명이 칩에서 가장 좋은 물리 큐비트보다 길다는 손익분기를 처음 넘겼다. 거리를 2 늘리면 오류가 절반이라는 뜻인데, $\Lambda$ 가 2 남짓이면 $10^{-10}$ 까지 내려가려면 거리를 한참 더 키워야 한다는 뜻이기도 하다. 문턱을 넘은 것과 실용적인 것 사이에는 아직 여러 배율이 있다.

그래서 대안 연구가 활발하다. 표면 부호의 근본 약점은 부호율 $k/n\to0$ 이다. 논리 큐비트 하나에 천 개를 갈아 넣는 구조로는 물리 큐비트 수가 백만 단위를 못 벗어난다. 상수 부호율과 선형 거리를 동시에 갖는 양자 LDPC 부호가 존재한다는 것이 2021~22년에 구성적으로 해결됐고, 실용 쪽에서는 이변수 자전거(bivariate bicycle) 계열처럼 검사 무게 6, 연결이 조금 멀리 뻗는 대신 같은 거리에 물리 큐비트를 한 자릿수 아낀 부호가 제안되어 있다. 대가는 명확하다 — 평면 최근접 이웃으로는 안 되고 칩에 층을 더 얹거나 원거리 결합기를 깔아야 한다. 초전도 큐비트 하드웨어의 연결성 로드맵과 부호 선택이 한 몸으로 묶여 있는 이유다.

10. 관련 문서[편집]

회전판을 쓰는지 아닌지를 안 밝히고 큐비트 수만 적는 표가 아직도 돌아다닌다. 같은 $d=11$ 인데 121개와 221개가 둘 다 “표면 부호 논리 큐비트 하나”로 적혀 있으면, 십중팔구 한쪽은 회전판이고 다른 쪽은 아니다. 자원 산정을 비교할 때 제일 먼저 확인할 것. ↩
안정자 생성원 목록만 보면 CNOT 순서는 아무 정보도 아니다. 순서가 뭐든 같은 부호다. 그런데 실제 하드웨어에서는 그 순서가 유효 거리를 절반으로 깎는다. “부호는 같은데 성능이 두 배 다르다”는 문장이 성립하는 지점이라, 논문에서 회로 도식을 안 그려 주면 재현이 안 된다. ↩
디코더 백로그 문제는 처음 지적됐을 때 “그건 공학 문제 아니냐”는 반응을 들었다고 한다. 지금은 이 바닥에 전용 하드웨어를 만드는 회사가 따로 있다. 양자 컴퓨터를 팔려면 옆에 FPGA 랙을 같이 팔아야 한다는 결론이 나온 셈인데, 초전도 냉동기 옆에 쌓인 고전 장비 사진을 보면 누가 주인공인지 헷갈린다. ↩