실리콘 포토닉스

전자기해석 전자기학 전자공학 마지막 수정: 2026-09-14 04:14:27

1. 개요[편집]

실리콘 포토닉스 Silicon Photonics
플랫폼	SOI — Si 코어(n≈3.48) / SiO₂ 클래딩(n≈1.44)
표준 단면	두께 220 nm × 폭 450~500 nm 스트립
동작 파장	1310 / 1550 nm (Si 가 투명한 대역)
최소 곡률	반경 5 µm 급 (Δn≈2 의 배당금)
변조 원리	캐리어 플라즈마 분산 (χ⁽²⁾ 가 없어서)
해석 계층	모드 고유해석 → FDTD/EME → S-행렬 회로
천적	측벽 거칠기 · 공정 편차 · 열

빛을 반도체 팹에 집어넣었더니, 광학 실험실이 웨이퍼 한 장 위로 접혔다.

실리콘 포토닉스(silicon photonics)는 CMOS 반도체 공정 라인에서 쓰는 실리콘·산화막 재료와 리소그래피 장비를 그대로 이용해, 근적외선 광회로(도파로·공진기·변조기·수광기)를 칩 위에 집적하는 기술 분야다. 물리적 실체는 대개 SOI(silicon-on-insulator) 웨이퍼 — 두꺼운 매몰 산화막 위에 얹힌 220 nm 두께의 단결정 실리콘 층을 깎아 도파로를 만든다.

이 분야를 정의하는 숫자는 하나다. 1550 nm 에서 실리콘의 굴절률은 약 3.48, 산화막은 약 1.44 — 굴절률 대비 $\Delta n \approx 2$ . 광섬유의 $\Delta n \sim 0.005$ 와 비교하면 400배다. 이 하나에서 실리콘 포토닉스의 장점과 단점이 전부 파생된다.

모드가 서브마이크론 단면에 갇힌다 → 소자가 작다. 링 공진기 반경이 5 µm.
굽혀도 잘 안 샌다 → 반경 5 µm 벤드의 손실이 무시할 만하다. 실리카 도파로는 mm 급 반경이 필요하다.
대신 측벽 거칠기 산란이 폭발한다. 산란 손실은 코어-클래딩 유전율 대비의 제곱에 붙으므로, 같은 수 nm 거칠기가 실리카에서는 dB/km 인데 실리콘에서는 dB/cm 이 된다.
그리고 모드가 강하게 벡터적이라, 빔 전파법의 스칼라·근축 정식화가 통째로 무너진다. 이 플랫폼에서 쓸 수 있는 해석 도구가 무엇인지가 곧 이 문서의 주제다.

2. 왜 시뮬레이션이 이 분야의 절반인가[편집]

전자회로는 시제품을 브레드보드에 꽂아 본다. 포토닉 칩은 못 그런다. 멀티프로젝트 웨이퍼 셔틀 한 번에 수개월, 한 번 돌리면 수정할 기회가 없고, 소자 성능이 nm 단위 치수에 달려 있어 “대충 그려 놓고 튜닝”이 성립하지 않는다. 그래서 이 바닥은 태생부터 시뮬레이션 주도 설계다.

문제는 스케일이 세 자릿수씩 벌어져 있다는 것이다. 파장은 1.55 µm, 도파로 단면은 0.2 µm, 벤드는 5 µm, 방향성 결합기는 20 µm, 테이퍼는 200 µm, 그리고 칩 전체 광경로는 수 cm. 한 종류의 솔버로 이 전부를 덮겠다는 것은 전산유체역학에서 항공기 전기체를 DNS 하겠다는 것과 같은 소리다. 실제 워크플로는 세 계층으로 쪼개고 계층 사이를 숫자로 잇는다.

계층	푸는 것	도구	넘겨주는 것
모드	단면의 고유값 문제	벡터 FEM · FDFD 모드 솔버	$n_{\text{eff}}$ , $n_g$ , 모드 필드
소자	국소 3차원 산란	FDTD · 모드 전개법(EME)	포트별 S-파라미터
회로	소자 수십~수천 개의 연결	S-행렬 종속 · 시간영역 회로 해석	전송 스펙트럼, 아이 다이어그램

아래 계층의 결과가 위 계층의 입력이 되고, 위 계층은 아래를 다시 안 푼다. 이 분업이 없으면 링 하나 스윕에 하루가 걸린다.

3. 1계층 — 모드 해석은 고유값 문제다[편집]

단면이 $z$ 로 균일한 구간에서는 필드가 $\mathbf{E}(x,y)\,e^{i(\omega t - \beta z)}$ 로 갈라진다. 맥스웰 방정식을 이 꼴로 대입하면 남는 것은 2차원 단면 위의 고유값 문제다.

\nabla_{\!\perp}\times\left(\mu_r^{-1}\nabla_{\!\perp}\times \mathbf{E}\right) - k_0^2 \varepsilon_r \mathbf{E} = \beta^2\,\mathbf{E}_{\perp}

고유값 $\beta$ 에서 실효 굴절률 $n_{\text{eff}} = \beta/k_0$ 이 나오고, 파장 미분에서 군굴절률

n_g = n_{\text{eff}} - \lambda\frac{\partial n_{\text{eff}}}{\partial \lambda}

가 나온다. 뒤에 나오는 FSR·지연·대역폭이 전부 $n_g$ 로 쓰이므로, 실무에서 모드 솔버의 진짜 산출물은 $n_{\text{eff}}$ 한 점이 아니라 파장 스윕한 $n_{\text{eff}}(\lambda)$ 곡선이다.

이 계층에서 실리콘이 특별히 까다로운 이유가 두 가지다. 첫째, 굴절률 대비가 커서 전기장 법선 성분이 계면에서 뚝 끊긴다( $\varepsilon E_n$ 이 연속이므로 $E_n$ 은 $\varepsilon$ 비만큼 점프). 절점 기반 유한요소법으로 $\mathbf{E}$ 를 직접 보간하면 이 불연속을 표현할 수 없고 스퓨리어스 모드가 스펙트럼을 오염시킨다. 처방은 유한요소 전자기에서 그대로 온다 — 접선 성분만 연속인 에지 요소를 쓴다. 둘째, 220 nm 두께 안에 필드가 급하게 변하므로 격자가 촘촘해야 하고, 계면을 격자에 정렬시키지 않으면 $n_{\text{eff}}$ 가 격자 크기에 따라 진동한다. FDFD 계열에서는 부분 채움 셀에 유효 유전율을 텐서로 넣는 서브픽셀 평활화가 사실상 필수이며, 이것만으로 수렴 차수가 1차에서 2차로 올라간다.

행렬 자체는 크지 않지만(단면 격자 수만 점) 고유값이 몇 개만 필요하므로 전체 대각화는 낭비다. 관심 $n_{\text{eff}}$ 근처로 시프트-역변환을 걸고 부분공간 반복을 돌리는 것이 표준이다. 자세한 것은 고유값 문제 참고.

4. 2계층 — 소자는 FDTD 로, 긴 것은 EME 로[편집]

단면이 변하는 곳에서는 모드가 섞이고 되돌아오므로 3차원 산란 문제를 풀어야 한다. 도구 선택 기준은 되돌아오는 빛이 본질인가와 구조가 얼마나 긴가 두 축이다.

FDTD 가 이 계층의 기본값이다. 넓은 대역을 펄스 한 번으로 얻고, 형상 제약이 없으며, 반사·산란을 전부 담는다. 대신 비용이 사납다.

220 nm 안에 셀이 여러 개 들어가야 하므로 $\Delta \sim 10\text{–}20$ nm, 3차원 쿠랑 조건에 묶여 $\Delta t \sim 20$ as. 20 µm 짜리 방향성 결합기 한 번이 수십 분이다.
실리콘의 재료 분산을 무시하면 안 된다. C-밴드 전체를 한 번에 훑을 때 $n$ 이 파장에 따라 변하므로, 로렌츠·드루드 항을 피팅해 보조 미분방정식으로 넣는다.
고Q 공진기가 FDTD 의 천적이다. 공진기에 갇힌 에너지가 빠져나가는 데 대략 $Q/(2\pi)$ 광주기가 걸린다. $Q=10^5$ 이면 1550 nm 주기 5.2 fs 기준으로 80 ps 가 넘는 시뮬레이션 시간이고, 이는 $\Delta t$ 로 400만 스텝이다. 그래서 실무는 짧게 돌린 감쇠 신호에서 복소 주파수를 뽑는 필터 대각화(harminv 류)로 $Q$ 를 추정한다. 신호가 링다운을 몇 사이클만 보여줘도 $\omega$ 와 감쇠율이 나온다는 것이 핵심이며, 이 트릭 없이 고Q 링을 FDTD 로 정직하게 재는 사람은 없다.
경계는 완전정합층. 다만 실리콘 도파로처럼 강하게 갇힌 모드가 PML 을 비스듬히 스치면 반사가 새는 일이 흔해서, 도파로를 PML 에 수직으로 집어넣는 배치가 국룰이다.

모드 전개법(EME) 은 축 방향으로 계단 근사가 가능한 구조에서 FDTD 를 압도한다. 각 균일 구간을 모드 기저로 전개하고 계면마다 S-행렬을 만들어 종속시키므로, 비용이 구조 길이와 거의 무관하다. 200 µm 짜리 단열 테이퍼나 스폿 사이즈 변환기를 FDTD 로 푸는 것은 낭비이고, EME 는 같은 문제를 초 단위로 끝낸다. 대신 격자처럼 축 방향 주기가 파장 규모로 잘게 변하면 구간 수가 폭발한다.

빔 전파법 은 이 플랫폼에서 위상이 애매하다. 근축·스칼라 가정이 $\Delta n \approx 2$ 에서 정면으로 깨지기 때문인데, 벡터 광각 BPM 으로 버티는 영역이 남아 있고 무엇보다 파라미터 스윕 속도가 압도적이라 초기 스케치에서는 여전히 쓰인다. “일단 BPM 으로 범위를 좁히고 FDTD 로 확정”이 흔한 조합이다.

5. 3계층 — 회로는 S-행렬의 세계[편집]

소자 하나가 검증되면 그 물리는 더 이상 필요 없다. 남는 것은 포트 사이의 복소 전달 계수, 즉 파장의 함수인 산란행렬뿐이다.

\mathbf{b} = S(\lambda)\,\mathbf{a}

이 시점부터 포토닉 회로 해석은 전자 회로의 S-파라미터 해석과 구조가 같아진다. 소자를 블록으로 놓고, 사이의 도파로는 길이 $L$ 에 대한 위상 $e^{-i\beta(\lambda)L}$ 과 손실만 곱하는 지연선으로 처리한다. 수십 개짜리 회로는 주파수축에서 S-행렬을 종속시켜 끝내고, 변조 신호가 들어가는 링크 수준 해석은 각 블록의 임펄스 응답을 써서 시간영역으로 돌린다.

여기서 T-행렬(전달행렬) 로 종속시키려는 유혹은 반드시 거절해야 한다. 감쇠하는 성분이 $e^{+|\beta|L}$ 로 증폭되어 배정밀도를 넘기면 반사율이 $10^{12}$ 같은 숫자로 나온다 — 모드 전개법 문서가 이 병을 자세히 다룬다. 감쇠하는 성분을 진폭이 커지는 쪽으로 옮기지 않는 산란 행렬 종속만이 수치적으로 안정하다.

6. 주역 소자 셋[편집]

6.1. 마이크로링 공진기[편집]

반경 수~수십 µm 의 링을 버스 도파로 옆에 붙인 구조. 한 바퀴 돌아 위상이 $2\pi$ 의 정수배가 될 때 공진한다.

n_{\text{eff}}(\lambda)\,L = m\lambda,\qquad L = 2\pi R

두 개의 숫자가 링을 규정한다. 자유 스펙트럼 범위(FSR)는 인접 공진 사이 간격이고,

\mathrm{FSR} = \frac{\lambda^2}{n_g L}

여기에 $n_{\text{eff}}$ 가 아니라 $n_g$ 가 들어간다는 점이 자주 틀리는 지점이다. 실리콘 스트립에서 $n_g \approx 4.2$ 이므로 $R = 5$ µm 링의 FSR 은 1550 nm 에서 18 nm 남짓 — WDM 채널 여러 개를 한 링으로 못 덮는다는 뜻이고, 여기서 링 대 MZI 선택이 갈린다.

$Q$ 값은 공진의 예리함이다. $Q = \lambda/\Delta\lambda_{\text{FWHM}}$ 이고, 결합을 끊었을 때의 고유 $Q$ 는 전파손실 $\alpha$ 만으로 결정된다.

Q_i = \frac{2\pi n_g}{\lambda\,\alpha}

실리콘 스트립의 전파손실이 2 dB/cm 급이면 $Q_i$ 는 $10^5$ 대가 나온다. 여기에 버스 결합을 붙이면 부하 $Q$ 가 내려가고, 결합 손실과 내부 손실이 같아지는 임계 결합에서 공진 파장의 투과가 이론상 0 으로 떨어진다. 필터·센서는 이 깊은 골을 쓰고, 변조기는 골의 기울기가 가장 가파른 지점에 바이어스를 건다.

6.2. 방향성 결합기[편집]

두 도파로를 나란히 붙여 전력을 주고받는 소자. 결합 길이 $L_c = \lambda_0/(2\Delta n_{\text{eff}})$ 와 간극-길이 트레이드오프는 빔 전파법 문서가 이미 상세히 다루므로 반복하지 않는다. 실리콘 특유의 사정만 짚으면 — TE 와 TM 의 결합 길이가 크게 달라서 같은 결합기가 편광에 따라 전혀 다르게 동작한다. 이것을 버그로 보면 편광 무의존 설계가 필요하고, 기능으로 보면 그대로 편광 분리기가 된다. 공정 편차에 둔감한 3 dB 분배가 필요하면 MMI 를 쓴다.

6.3. 격자 결합기[편집]

칩 밖 광섬유와 칩 안 도파로를 잇는 소자. 단일모드 광섬유 모드가 직경 10 µm 인데 도파로 단면은 0.5 × 0.22 µm 이라 모드 면적이 1000배 차이 난다. 그냥 맞대면 대부분의 빛이 버려진다.

해법은 도파로 위에 얕은 주기 격자를 새겨 수직에 가깝게 빛을 꺾어 올리는 것이다. 위상 정합 조건은

\Lambda = \frac{\lambda}{n_{\text{eff}} - n_c\sin\theta}

로, $\theta$ 는 광섬유 기울기, $n_c$ 는 위쪽 매질 굴절률이다. 격자 주기가 수백 nm 로 나온다. 광섬유를 정확히 수직(8~10° 정도 기울임)으로 세우지 않는 이유가 재미있는데, 정확히 수직이면 2차 회절이 도파로로 되돌아와 강한 후방 반사가 생기기 때문이다.

격자 결합기의 성적표는 결합 효율과 대역폭이다. 위쪽으로 나가는 빛만큼 아래 기판으로도 새므로 그냥 만들면 −5 dB 언저리이고, 바닥 반사경이나 경사 격자, 아포다이제이션으로 −1~−2 dB 까지 끌어올린다. 대역폭은 1 dB 기준 수십 nm — 격자는 태생적으로 파장 선택적이라 이 한계가 본질이다. 넓은 대역이 필요하면 격자 대신 역테이퍼 + 스폿 사이즈 변환기로 칩 옆면에서 맞대는데, 이쪽은 대역이 넓은 대신 칩을 잘라 연마해야 하고 웨이퍼 상태 검사가 안 된다. 이 선택은 성능이 아니라 양산 테스트 전략이 결정한다.

7. 변조 — 중심대칭성이라는 저주[편집]

실리콘은 다이아몬드 구조이고, 중심대칭 결정이다. 반전 대칭이 있는 매질에서는 2차 비선형 감수율 $\chi^{(2)}$ 가 항등적으로 0 이다. 이것이 뜻하는 바가 결정적이다 — 실리콘에는 포켈스 효과가 없다. 니오브산리튬 변조기가 쓰는 그 선형 전기광학 효과를, 실리콘은 원리적으로 쓸 수 없다.

그래서 남은 카드가 캐리어 플라즈마 분산이다. 자유 캐리어를 도파로 안에 밀어 넣거나 빼내면 굴절률과 흡수가 동시에 변한다. 소레프와 베넷(1987)이 실리콘에 대해 실험적으로 정리한 관계는 구조가 이렇다.

전자 농도 변화 $\Delta N_e$ 에 $\Delta n$ 은 거의 선형으로 붙고, 정공은 지수 0.8 정도의 멱으로 붙는다.
$\Delta n$ 의 부호는 음이다. 캐리어를 넣으면 굴절률이 내려간다.
같은 조작이 흡수도 반드시 키운다. 이것이 이 방식의 근본 결함으로, 위상만 건드리는 순수 위상 변조가 불가능하다. 잔류 진폭 변조가 늘 따라온다.

구현은 두 갈래다. 역바이어스 pn 접합의 공핍층 변조는 캐리어를 전기장으로 쓸어내므로 빠르다 — 수십 GHz 가 나온다. 대신 효율이 나빠서 $V_\pi L$ 이 V·cm 단위이고, 위상천이기가 mm 급으로 길어진다. 순바이어스 pin 주입은 같은 전압으로 훨씬 큰 $\Delta n$ 을 얻지만 캐리어 수명이 속도를 묶어 GHz 대에서 끝난다.

여기서 시뮬레이션이 다시 다층으로 쪼개진다. 바이어스마다 반도체 소자 시뮬레이션의 드리프트-확산 풀이로 $N_e(x,y)$ , $N_h(x,y)$ 분포를 얻고 → 소레프-베넷 관계로 $\Delta n(x,y)$ , $\Delta\alpha(x,y)$ 를 만들고 → 모드 솔버를 다시 돌려 $\Delta n_{\text{eff}}(V)$ 를 뽑고 → 여기서 $V_\pi L$ 이 나온다. 속도는 완전히 다른 경로 — 접합 커패시턴스와 직렬 저항, 진행파 전극의 임피던스·속도 정합을 RF 해석으로 따로 풀어 대역폭을 얻는다. 광학 성능과 전기 성능이 서로 반대 방향으로 당기고(공핍층을 넓히면 효율은 떨어지고 $C$ 는 작아진다), 그 절충점을 찾는 것이 변조기 설계의 전부다.

우회로도 있다. 게르마늄을 실리콘 위에 올려 프란츠-켈디시 효과로 흡수를 변조하거나(수광기 재료를 그대로 쓴다), 니오브산리튬·티탄산바륨·유기 소재처럼 $\chi^{(2)}$ 를 가진 재료를 이종 집적하는 쪽이다. 실리콘의 대칭성을 못 고치겠으면 다른 재료를 얹는다는 것인데, 이 선택이 요즘 이 분야의 주된 전선이다. 실리콘 자체의 비선형은 3차( $\chi^{(3)}$ )만 남아서, 4파 혼합과 라만 이득은 되지만 2차 조화파는 안 된다. 자세한 것은 비선형 광학 쪽.

8. 열 — 무기이자 적[편집]

실리콘의 열광학 계수는 $dn/dT \approx 1.8\times10^{-4}$ /K 로, 실리카보다 한 자릿수 이상 크다. 도파로 위에 금속 히터를 얹고 수 mW~수십 mW 를 흘리면 $\pi$ 위상천이가 나온다. 손실도 없고 편광에도 둔감해서, 모든 칩의 위상 트리밍과 필터 튜닝이 이 히터로 이뤄진다.

같은 계수가 그대로 재앙이 된다. 링 공진 파장은

\frac{d\lambda}{dT} = \frac{\lambda}{n_g}\frac{dn_{\text{eff}}}{dT}

로 움직이고, 실리콘 스트립 링에서 이 값이 대략 70~80 pm/K 이다. 채널 간격 100 GHz(≈0.8 nm) 인 WDM 필터라면 10 K 온도 변화가 채널을 통째로 하나 옮긴다. 그래서 실제 시스템은 링마다 온도 센서나 광 파워 모니터를 달아 히터를 폐루프로 제어하고, 그 제어기 개수가 곧 소비 전력이 된다. 근본 처방을 노리는 쪽은 클래딩에 $dn/dT$ 가 음인 폴리머를 쓰거나 모드를 SiN 쪽으로 밀어 열 민감도를 상쇄하는 무열(athermal) 설계를 시도하는데, 대역폭과 제작 난이도를 내놓아야 한다.

9. 공정 공차와 코너 해석 — 설계가 죽는 진짜 이유[편집]

이 플랫폼에서 시뮬레이션과 실측이 안 맞을 때, 범인이 솔버인 경우는 드물다. 치수가 명목값이 아니기 때문이다.

실리콘 층 두께는 SOI 웨이퍼 자체의 편차 + 웨이퍼 내 불균일로 nm 단위가 흔들린다.
폭은 리소그래피와 식각이 결정하는데, 노광 조건·주변 패턴 밀도에 따라 십 nm 대로 변한다.
측벽은 수직이 아니라 몇 도 기울어져 있고, 모서리는 둥글다.

문제는 $n_{\text{eff}}$ 가 이 치수에 민감하다는 것이다. 220 nm 스트립에서 폭을 몇 nm 바꾸면 링 공진이 nm 단위로 이동한다 — FSR 이 십몇 nm 인 소자에서 nm 단위 이동은 채널이 어긋났다는 뜻이다. 그래서 이 분야의 설계 검증은 명목값 한 점이 아니라 코너 해석으로 한다. 폭·두께·측벽각을 공정이 보증하는 범위의 모서리에 놓고 전부 돌려, 최악 코너에서도 스펙이 나오는지를 본다. 통계적으로 가려면 파운드리가 제공하는 공정 편차 분포를 몬테카를로 방법으로 샘플링하고 수율을 숫자로 뽑는다. 자세한 체계는 불확실성 정량화 쪽.

여기서 설계 철학이 갈린다. 공차에 둔감한 구조를 고르거나(방향성 결합기 대신 MMI, 링 대신 MZI), 튜닝으로 사후 보정하거나(히터 + 폐루프), 둘을 섞는다. 세 번째 길은 최근 활발한 수반법 기반 역설계다 — 수반법으로 한 번의 정방향 + 한 번의 수반 FDTD 해석에서 모든 유전율 화소에 대한 기울기를 얻어, 사람이 못 그릴 형상을 최적화로 뽑는다. 위상 최적화의 광학판이고, 로버스트 정식화(침식·명목·팽창을 동시에 평가)까지 그대로 이식되어 공정 편차에 강건한 소자를 직접 목적함수에 넣을 수 있다는 것이 핵심이다.

10. 여담[편집]

실리콘 포토닉스의 존재 이유는 물리가 아니라 경제다. 실리콘은 1310/1550 nm 에서 투명하다는 것 말고는 광학 재료로서 특별할 게 없고, 오히려 광을 못 낸다(간접 천이라 레이저가 안 된다). 그럼에도 이 플랫폼이 이긴 것은 이미 감가상각이 끝난 300 mm CMOS 팹을 빌려 쓸 수 있어서다. 광원은 결국 III-V 를 얹거나 외부에서 넣는 것으로 타협했다.¹
파운드리 PDK 가 이 분야를 산업으로 만들었다. 검증된 소자의 S-파라미터와 공정 편차 모델이 라이브러리로 제공되니, 설계자는 3계층부터 시작하면 된다. 아래 두 계층을 직접 푸는 사람은 신규 소자를 만드는 사람뿐이고, 대다수는 회로 시뮬레이터만 돌린다. 전자 설계가 걸어온 길을 그대로 20년 압축해 따라간 셈이다.
신입이 가장 자주 밟는 지뢰는 FSR 식에 $n_{\text{eff}}$ 를 넣는 것이다. 실리콘 스트립은 분산이 커서 $n_g$ 가 $n_{\text{eff}}$ 의 1.7배쯤 되므로, 잘못 넣으면 FSR 이 70 % 틀린다. 그리고 그 틀린 값이 “그럴듯해 보인다”는 게 함정이다.²
FDTD 로 링을 돌렸는데 공진이 안 보인다며 격자를 줄이는 사람이 매년 나온다. 대개는 격자가 아니라 시뮬레이션 시간이 링다운보다 짧았던 것이다. 고Q 소자에서 “해상도를 올리면 나아진다”는 직관은 정확히 반대로 작동한다 — $\Delta$ 를 반으로 줄이면 $\Delta t$ 도 반이 되어 같은 물리 시간에 스텝 수만 두 배가 된다.³
그리고 이 분야의 오래된 농담. 측정 결과가 시뮬레이션보다 좋게 나오면 측정 장비를 의심하고, 나쁘게 나오면 공정을 의심한다. 시뮬레이션을 의심하는 경우는… 둘 다 확인한 다음이다.

11. 관련 문서[편집]

실리콘은 간접 밴드갭이라 발광 효율이 처참하다. “실리콘 레이저”를 만들려는 시도는 라만 이득, 게르마늄 인장 변형, 나노결정 등으로 30년 가까이 이어졌지만 상용 광원은 결국 인듐인화물을 본딩하거나 접합하는 이종 집적으로 갔다. 전자와 광자를 한 칩에 올린다는 꿈에서, 광자를 내는 부분만 끝내 외주로 남았다. ↩
비슷한 부류로 “링 둘레를 $2\pi R$ 로 넣었는데 실측 FSR 이 안 맞는다”가 있다. 레이스트랙 링이면 직선 구간 길이를 더해야 하고, 그냥 원형 링이라도 벤드 구간의 $n_{\text{eff}}$ 가 직선과 달라서 유효 광로가 명목값과 어긋난다. 반경 5 µm 급에서는 이 차이가 무시 못 할 수준이다. ↩
이 때문에 고Q 공진기는 애초에 시간영역이 아니라 주파수영역 고유해석으로 푸는 쪽이 정석이라는 의견도 강하다. 복소 고유주파수의 허수부가 곧 $1/Q$ 라서 링다운을 기다릴 필요가 없다. 다만 열린 영역의 복소 고유값 문제는 PML 때문에 비선형 고유값 문제가 되어 그 나름의 고생이 따라온다. 세상에 공짜는 없다. ↩